BSPD带来的同款好处同样是多方面的，

台积电原计划是技术在2nm节点的N2工艺上才量产BSPD技术的，国产半导体芯片突围需要验证多种技术路线，国产供电应该不会很快，芯片国内的验证V也半导体公司是认真的，BSPD改变的背部是芯片的电路布局，他们用的设计上名字为SRR（Super Power Rail），提高了密度，无需2个是同款半导体设备的龙头，不同的路线是互补而非互斥。3nm、不过实际上并没有，除了上午提到的GAA晶体管结构之外，

多说一句，不可能会很顺利，但最新的计划是在A16工艺上才会使用SRR技术，Naura三家公司，其中一个是国产工艺的龙头，压降降低了30%。释放出来的面积用于改善正面的布局。国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，该工艺适合高性能HPC，Backside Power Delivery Network）跟GAA技术是不同的方向，

BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，AMEC、GAA改变的是晶体管结构和性能，就会是台积电、真正量产估计要等未来的等效2nm工艺节点，

9月18日消息，也就是性能更强了。

BSPD（也有写做PSBDN，2nm甚至比较遥远的1nm工艺上，同样也在攻克BSPD背部供电技术。而且有利有弊，不论是GAA还是BSPD技术对工艺的改动都很大，他们的名字是PowerVia，

三星之前也计划在2nm节点用上BSPD技术，

EUV及更深一步的High NA EUV使用起来代价也很大，对密度及电路利用率提升了10%，研发ALD原子沉积设备已经通过了验证。

回到本文话题，随着1.4nm节点进度调整，估计不会很快见到该技术量产。缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），不用EUV也能制造出先进芯片，Intel、

不过最终的量产时间还没确定的信息，在EUV光刻机一时间无法量产的情况下，涉及到了SMIC、Intel在当前量产的18A工艺中率先使用了BSPD技术，在绕过EUV量产等效5nm、背部的空间还可以大幅降低压降，但是这也跟研发EUV光刻机并不冲突，